デルタシグマADCロジックをFPGAに実装し、低コストで高ノイズ耐性の計測システム構築事例

センサ信号を高精度にデジタル化するため、デルタシグマ方式のADCロジックをFPGA上に実装しました。1ビットコンパレータとセンサ出力をRS-422による差動信号としてFPGAに入力する構成を採用することで、外来ノイズの影響を大幅に低減できます。

このアーキテクチャにより、一般的な逐次比較型ADC(SAR ADC)と比較してノイズ耐性に優れた計測が可能となり、更に、専用ADCを使用しないためスステム全体のコストを抑えることにも成功しました。

FPGAによる柔軟なロジック構成と差動伝達の組み合わせにより、高信頼性・低コストを両立した独自の計測システムを実現しました。

＼ 最新情報をチェック ／